diff --git a/Basic Verilog structures/Assignments.md b/Basic Verilog structures/Assignments.md
index c9bc7c8..79b1dac 100644
--- a/Basic Verilog structures/Assignments.md	
+++ b/Basic Verilog structures/Assignments.md	
@@ -234,7 +234,7 @@ assign out = c;
 endmodule
 ```
 
-_Листинг 4. Цепочка блокирующих присваиваний в порядке обратном приведенному в Листинге 2._
+_Листинг 4. Цепочка блокирующих присваиваний в порядке, обратном приведенному в Листинге 2._
 
 В этом случае, линтер не сообщит ни о каких ошибках, а Vivado сгенерирует схему, аналогичную _рис. 8_
 
@@ -369,7 +369,7 @@ _Листинг 7. Пример цепочки блокирующих присв
 
 > Обратите внимание на то, что `always_ff` поменялся на `always_comb`.
 
-Как вы думаете, какая схема будет сгенерирована по описанию, представленному _Листинга 7_, и что произойдет с этой схемой, если заменить в нем все блокирующие присваивания на неблокирующие?
+Как вы думаете, какая схема будет сгенерирована по описанию, представленному в _листинге 7_, и что произойдет с этой схемой, если заменить в нем все блокирующие присваивания на неблокирующие?
 
 ---