diff --git a/.github/Intro.md b/.github/Intro.md index 5eff12a..a922c54 100644 --- a/.github/Intro.md +++ b/.github/Intro.md @@ -116,6 +116,7 @@ | Орлов Александр Николаевич | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, примерам программ иллюстрирующим особенности архитектуры. | | Примаков Евгений Владимирович | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки и вопросам микроархитектуры. | | [Протасова Екатерина Андреевна](https://t.me/Katkus_s) | Подготовка индивидуальных заданий и допусков к лабораторным работам, отработка материалов и сбор обратной связи от студентов. | +| Русановский Богдан Витальевич | Перенос лабораторной работы по прерываниям из PDF в Markdown, подготовка иллюстраций. | | Рыжкова Дарья Васильевна | Подготовка тестбенчей для лабораторных работ. | | Силантьев Александр Михайлович | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, вопросам микроархитектуры, тематике синтеза и констрейнов, особенностям компиляции и профилирования. | | Стрелков Даниил Владимирович | Отработка материалов, подготовка тестбенчей для лабораторных работ и иллюстраций структуры курса. | diff --git a/README.md b/README.md index f6a0852..76d5e7f 100644 --- a/README.md +++ b/README.md @@ -143,6 +143,7 @@ | Орлов Александр Николаевич | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, примерам программ иллюстрирующим особенности архитектуры. | | Примаков Евгений Владимирович | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки и вопросам микроархитектуры. | | [Протасова Екатерина Андреевна](https://t.me/Katkus_s) | Подготовка индивидуальных заданий и допусков к лабораторным работам, отработка материалов и сбор обратной связи от студентов. | +| Русановский Богдан Витальевич | Перенос лабораторной работы по прерываниям из PDF в Markdown, подготовка иллюстраций. | | Рыжкова Дарья Васильевна | Подготовка тестбенчей для лабораторных работ. | | Силантьев Александр Михайлович | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, вопросам микроархитектуры, тематике синтеза и констрейнов, особенностям компиляции и профилирования. | | Стрелков Даниил Владимирович | Отработка материалов, подготовка тестбенчей для лабораторных работ и иллюстраций структуры курса. |