diff --git a/.pic/Introduction/How FPGA works/fig_13.drawio.svg b/.pic/Introduction/How FPGA works/fig_13.drawio.svg new file mode 100644 index 0000000..61c06e7 --- /dev/null +++ b/.pic/Introduction/How FPGA works/fig_13.drawio.svg @@ -0,0 +1,4 @@ + + + +
DATA
READ o WRITE

  
Q

Q
CONFIGURATION
CONTROL
 \ No newline at end of file diff --git a/.pic/Introduction/How FPGA works/fig_13.png b/.pic/Introduction/How FPGA works/fig_13.png deleted file mode 100644 index de25eb4..0000000 Binary files a/.pic/Introduction/How FPGA works/fig_13.png and /dev/null differ diff --git a/Introduction/How FPGA works.md b/Introduction/How FPGA works.md index fc56913..b3ff783 100644 --- a/Introduction/How FPGA works.md +++ b/Introduction/How FPGA works.md @@ -159,7 +159,7 @@ _Рисунок 12. Реализация мультиплексора, испо Из транзисторов можно построить не только логические элементы, но и элементы памяти. На рис. 13 представлена схема простейшей ячейки статической памяти, состоящей из транзистора и двух инверторов (т.е. суммарно состоящей из 5 транзисторов, поэтому она называется **5T** SRAM). Данная ячейка реализует 1 бит конфигурируемой памяти, являвшейся одним из основных компонентов самой первой ПЛИС. -![../.pic/Introduction/How%20FPGA%20works/fig_08.png](../.pic/Introduction/How%20FPGA%20works/fig_13.png) +![../.pic/Introduction/How%20FPGA%20works/fig_13.drawio.svg](../.pic/Introduction/How%20FPGA%20works/fig_13.drawio.svg) _Рисунок 13. Конфигурируемая ячейка памяти ПЛИС Xilinx XC2064[[2, стр. 2-63](https://archive.org/details/programmablegate00xili/page/n93/mode/2up)]._