From a3587601b2744338b1a4063650d5300d9d003835 Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Tue, 28 Nov 2023 17:33:02 +0300 Subject: [PATCH] =?UTF-8?q?=D0=9B=D0=A012.=20=D0=A3=D0=B4=D0=B0=D0=BB?= =?UTF-8?q?=D0=B5=D0=BD=D0=B8=D0=B5=20=D1=81=D0=B8=D0=B3=D0=BD=D0=B0=D0=BB?= =?UTF-8?q?=D0=BE=D0=B2=20ready,=20=D1=84=D0=B8=D0=BA=D1=81=20=D1=80=D0=B0?= =?UTF-8?q?=D0=B7=D1=80=D1=8F=D0=B4=D0=BD=D0=BE=D1=81=D1=82=D0=B8=20=D0=B1?= =?UTF-8?q?=D0=BE=D0=B4=D1=80=D0=B5=D0=B9=D1=82?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Labs/12. Peripheral units/README.md | 11 ++++------- 1 file changed, 4 insertions(+), 7 deletions(-) diff --git a/Labs/12. Peripheral units/README.md b/Labs/12. Peripheral units/README.md index aba6430..90a59e2 100644 --- a/Labs/12. Peripheral units/README.md +++ b/Labs/12. Peripheral units/README.md @@ -223,7 +223,6 @@ module sw_sb_ctrl( input logic [31:0] write_data_i, // не используется, добавлен для // совместимости с системной шиной output logic [31:0] read_data_o, - output logic ready_o, /* Часть интерфейса модуля, отвечающая за отправку запросов на прерывание @@ -334,7 +333,6 @@ module ps2_sb_ctrl( input logic [31:0] write_data_i, input logic write_enable_i, output logic [31:0] read_data_o, - output logic ready_o, /* Часть интерфейса модуля, отвечающая за отправку запросов на прерывание @@ -426,7 +424,6 @@ module hex_sb_ctrl( input logic [31:0] write_data_i, input logic write_enable_i, output logic [31:0] read_data_o, - output logic ready_o, /* Часть интерфейса модуля, отвечающая за подключение к модулю, @@ -483,7 +480,7 @@ module uart_rx ( input logic rx_i, // Сигнал линии, подключенной к выводу ПЛИС, // по которой будут приниматься данные output logic busy_o, // Сигнал о том, что модуль занят приемом данных - input logic [15:0] baudrate_i, // Настройка скорости передачи данных + input logic [16:0] baudrate_i, // Настройка скорости передачи данных input logic parity_en_i,// Настройка контроля целостности через бит четности input logic stopbit_i, // Настройка длины стопового бита output logic [7:0] rx_data_o, // Принятые данные @@ -500,7 +497,7 @@ module uart_tx ( output logic tx_o, // Сигнал линии, подключенной к выводу ПЛИС, // по которой будут отправляться данные output logic busy_o, // Сигнал о том, что модуль занят передачей данных - input logic [15:0] baudrate_i, // Настройка скорости передачи данных + input logic [16:0] baudrate_i, // Настройка скорости передачи данных input logic parity_en_i,// Настройка контроля целостности через бит четности input logic stopbit_i, // Настройка длины стопового бита input logic [7:0] tx_data_i, // Отправляемые данные @@ -541,7 +538,7 @@ module uart_rx_sb_ctrl( ); logic busy; - logic [15:0] baudrate; + logic [16:0] baudrate; logic parity_en; logic stopbit; logic [7:0] data; @@ -571,7 +568,7 @@ module uart_tx_sb_ctrl( ); logic busy; - logic [15:0] baudrate; + logic [16:0] baudrate; logic parity_en; logic stopbit; logic [7:0] data;