WIP: APS cumulative update (#98)

* WIP: APS cumulative update

* Update How FPGA works.md

* Перенос раздела "Последовательностная логика" в отдельный док

* Исправление картинки

* Исправление оформления индексов

* Переработка раздела Vivado Basics

* Добавление картинки в руководство по созданию проекта

* Исправление ссылок в анализе rtl

* Обновление изображения в sequential logic

* Исправление ссылок в bug hunting

* Исправление ссылок

* Рефактор руководства по прошивке ПЛИС

* Mass update

* Update fig_10

* Restore fig_02

.github/Intro.md

@@ -92,10 +92,10 @@
 
 Материал этой книги будет пестрить множеством ссылок, которые в электронной версии этой книги, разумеется, будут кликабельными. Однако, если вы имеете удовольствие читать эту книгу в "аналоговом" формате, для вашего удобства все ссылки будут представлены в виде сносок под соответствующей страницей в текстовом формате. Текстовый формат вместо QR-кодов выбран чтобы иметь возможность вбить ссылку вручную на компьютере (все ссылки будут представлены в формате Unicode, так что не беспокойтесь, что вам придется вводить что-то наподобие "https://ru.wikipedia.org/wiki/%D0%A2%D1%80%D0%B8%D0%B3%D0%B3%D0%B5%D1%80"). Кроме того, "умные" камеры современных смартфонов отлично справляются с распознаванием текстовых ссылок, поэтому авторы надеются, что и с этой стороны отсутствие QR-кодов не произведет неудобств.
 
-Большая часть информации, касающаяся архитектуры RISC-V взята напрямую из спецификации. Поскольку работа над спецификацией все ещё идёт (хотя базовый набор инструкций rv32i уже заморожен и не изменится), чтобы ссылки на конкретные страницы спецификации имели смысл, они будут даваться на следующие версии двух документов:
+Большая часть информации, касающаяся архитектуры RISC-V взята напрямую из спецификации. Поскольку работа над спецификацией всё ещё идёт (хотя базовый набор инструкций rv32i уже заморожен и не изменится), чтобы ссылки на конкретные страницы спецификации имели смысл, они будут даваться на следующие версии двух документов:
 
-- "The RISC-V Instruction Set Manual Volume I: Unprivileged ISA" — [версия документа `20191213`](https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf);
-- "The RISC-V Instruction Set Manual Volume II: Privileged Architecture" — [версия документа `20211203`](https://github.com/riscv/riscv-isa-manual/releases/download/Priv-v1.12/riscv-privileged-20211203.pdf).
+- "The RISC-V Instruction Set Manual Volume I: Unprivileged ISA" — [версия документа `20240411`](https://github.com/riscv/riscv-isa-manual/releases/download/20240411/unpriv-isa-asciidoc.pdf);
+- "The RISC-V Instruction Set Manual Volume II: Privileged Architecture" — [версия документа `20240411`](https://github.com/riscv/riscv-isa-manual/releases/download/20240411/priv-isa-asciidoc.pdf).
 
 ## История курса и разработчики
 

.github/SUMMARY.md

@@ -50,13 +50,14 @@
 
 # Основы Vivado
 
-- [Создание проекта в Vivado](Vivado%20Basics/Vivado%20trainer.md)
-- [Взаимодействие с окном исходников проекта Vivado](Vivado%20Basics/How%20to%20use%20Source%20Window.md)
-- [Как сгенерировать логическую схему](Vivado%20Basics/How%20to%20open%20a%20schematic.md)
-- [Ошибки элаборации](Vivado%20Basics/Elaboration%20failed.md)
-- [Запуск симуляции](Vivado%20Basics/Run%20Simulation.md)
-- [Руководство по поиску ошибок](Vivado%20Basics/Debug%20manual.md)
-- [Руководство по прошивке ПЛИС](Vivado%20Basics/How%20to%20program%20an%20fpga%20board.md)
+1. [Создание проекта в Vivado](Vivado%20Basics/01.%20New%20project.md)
+2. [Навигатор по маршруту проектирования](Vivado%20Basics/02.%20Flow%20Navigator.md)
+3. [Менеджер проекта](Vivado%20Basics/03.%20Project%20manager.md)
+4. [Симуляция](Vivado%20Basics/04.%20Simulation.md)
+5. [Руководство по поиску функциональных ошибок](Vivado%20Basics/05.%20Bug%20hunting.md)
+6. [Анализ RTL](Vivado%20Basics/06.%20RTL%20Analysis.md)
+7. [Руководство по прошивке ПЛИС](Vivado%20Basics/07.%20Program%20and%20debug.md)
+8. [Руководство по работе с ошибками обработки кода](Vivado%20Basics/08.%20Code%20processing%20errors.md)
 
 # Дополнительные материалы
 

.github/index.md

@@ -2,7 +2,7 @@
 
 ## Полезное
 
-- [Создание базового проекта с прошивкой ПЛИС в Vivado](Vivado%20Basics/Vivado%20trainer.md)
+- [Создание базового проекта с прошивкой ПЛИС в Vivado](Vivado%20Basics/01.%20New%20project.md)
 - [Базовые конструкции Verilog](Basic%20Verilog%20structures/)
 - [Список типичных ошибок в Vivado и SystemVerilog](Other/FAQ.md)
 - [Тестовое окружение](Basic%20Verilog%20structures/Testbench.md)