mirror of
https://github.com/MPSU/APS.git
synced 2025-11-20 06:50:41 +00:00
Изменение регистра в ссылках на заголовки (#151)
По умолчанию, якоря на параграфы страницы генерируются в VSCode в нижнем регистре. Гиперссылки работают нормально при просмотре страниц непосредственно в репозитории github, но при просмотре в электронной книге mdbook, эти гиперссылки не открываются. Для того чтобы они работали, необходимо чтобы регистр якорей ссылки совпадал с регистром параграфов страницы. --------- Co-authored-by: Andrei Solodovnikov <voultboy@yandex.ru>
This commit is contained in:
Rufubi
GitHub
@@ -4,21 +4,21 @@
|
||||
|
||||
| Группа | Расписание лаб | Лектор | Преподаватель |
|
||||
|------------|-------------------------------|---------------------------------------------|---------------------------------------------|
|
||||
| **ИБ-31** |Пн. 14:00–16:50 — Числитель-I |[Силантьев](#силантьев-александр-михайлович) |[Силантьев](#силантьев-александр-михайлович) |
|
||||
| **ИВТ-31** |Вт. 14:00-16:50 — Знаменатель |[Орлов](#орлов-александр-николаевич) |[Солодовников](#солодовников-андрей-павлович)|
|
||||
| **ИВТ-32** | |[Орлов](#орлов-александр-николаевич) | |
|
||||
| **ИВТ-33** |Чт. 12:30-15:20 — Числитель |[Орлов](#орлов-александр-николаевич) |[Орлов](#орлов-александр-николаевич)|
|
||||
| **ИКТ-31** |Чт. 15:30-18:20 — Знаменатель-I|[Силантьев](#силантьев-александр-михайлович) |[Примаков](#примаков-евгений-владимирович) |
|
||||
| **ИКТ-32** |Вт. 15:30-18:20 — Знаменатель-I|[Силантьев](#силантьев-александр-михайлович) |[Примаков](#примаков-евгений-владимирович) |
|
||||
| **ИКТ-33** | |[Силантьев](#силантьев-александр-михайлович) | |
|
||||
| **КТ-31** |Пн. 09:00–11:50 — Знаменатель |[Силантьев](#силантьев-александр-михайлович) |[Солодовников](#солодовников-андрей-павлович)|
|
||||
| **ПИН-35** |Пн. 14:30-17:40 — Знаменатель |[Орлов](#орлов-александр-николаевич) |[Солодовников](#солодовников-андрей-павлович)|
|
||||
| **ПИН-36** |Пн. 14:30-17:40 — Знаменатель |[Орлов](#орлов-александр-николаевич) |[Солодовников](#солодовников-андрей-павлович)|
|
||||
| **ПМ-31** |Пн. 15:30–18:20 — Знаменатель |[Орлов](#орлов-александр-николаевич) |[Силантьев](#силантьев-александр-михайлович) |
|
||||
| **ПМ-32** |Пн. 12:00–15:20 — Числитель-II |[Орлов](#орлов-александр-николаевич) |[Силантьев](#силантьев-александр-михайлович) |
|
||||
| **ПМ-32** |Пт. 15:30–18:20 — Знаменатель-I|[Орлов](#орлов-александр-николаевич) |[Силантьев](#силантьев-александр-михайлович) |
|
||||
| **РТ-31** |Ср.12:00–15:20 — Знаменатель |[Силантьев](#силантьев-александр-михайлович) |[Чусов](#чусов-сергей-андреевич) |
|
||||
| **РТ-32** |Вт. 14:00–16:50 — Числитель |[Силантьев](#силантьев-александр-михайлович) |[Чусов](#чусов-сергей-андреевич) |
|
||||
| **ИБ-31** |Пн. 14:00–16:50 — Числитель-I |[Силантьев](#Силантьев-Александр-Михайлович) |[Силантьев](#Силантьев-Александр-Михайлович) |
|
||||
| **ИВТ-31** |Вт. 14:00-16:50 — Знаменатель |[Орлов](#Орлов-Александр-Николаевич) |[Солодовников](#Солодовников-Андрей-Павлович)|
|
||||
| **ИВТ-32** | |[Орлов](#Орлов-Александр-Николаевич) | |
|
||||
| **ИВТ-33** |Чт. 12:30-15:20 — Числитель |[Орлов](#Орлов-Александр-Николаевич) |[Орлов](#Орлов-Александр-Николаевич)|
|
||||
| **ИКТ-31** |Чт. 15:30-18:20 — Знаменатель-I|[Силантьев](#Силантьев-Александр-Михайлович) |[Примаков](#Примаков-Евгений-Владимирович) |
|
||||
| **ИКТ-32** |Вт. 15:30-18:20 — Знаменатель-I|[Силантьев](#Силантьев-Александр-Михайлович) |[Примаков](#Примаков-Евгений-Владимирович) |
|
||||
| **ИКТ-33** | |[Силантьев](#Силантьев-Александр-Михайлович) | |
|
||||
| **КТ-31** |Пн. 09:00–11:50 — Знаменатель |[Силантьев](#Силантьев-Александр-Михайлович) |[Солодовников](#Солодовников-Андрей-Павлович)|
|
||||
| **ПИН-35** |Пн. 14:30-17:40 — Знаменатель |[Орлов](#Орлов-Александр-Николаевич) |[Солодовников](#Солодовников-Андрей-Павлович)|
|
||||
| **ПИН-36** |Пн. 14:30-17:40 — Знаменатель |[Орлов](#Орлов-Александр-Николаевич) |[Солодовников](#Солодовников-Андрей-Павлович)|
|
||||
| **ПМ-31** |Пн. 15:30–18:20 — Знаменатель |[Орлов](#Орлов-Александр-Николаевич) |[Силантьев](#Силантьев-Александр-Михайлович) |
|
||||
| **ПМ-32** |Пн. 12:00–15:20 — Числитель-II |[Орлов](#Орлов-Александр-Николаевич) |[Силантьев](#Силантьев-Александр-Михайлович) |
|
||||
| **ПМ-32** |Пт. 15:30–18:20 — Знаменатель-I|[Орлов](#Орлов-Александр-Николаевич) |[Силантьев](#Силантьев-Александр-Михайлович) |
|
||||
| **РТ-31** |Ср.12:00–15:20 — Знаменатель |[Силантьев](#Силантьев-Александр-Михайлович) |[Чусов](#Чусов-Сергей-Андреевич) |
|
||||
| **РТ-32** |Вт. 14:00–16:50 — Числитель |[Силантьев](#Силантьев-Александр-Михайлович) |[Чусов](#Чусов-Сергей-Андреевич) |
|
||||
|
||||
## Преподаватели
|
||||
|
||||
@@ -150,4 +150,4 @@
|
||||
|
||||
***telegram***: [`@barkove`](http://t.me/barkove)
|
||||
|
||||
--- -->
|
||||
--- -->
|
||||
|
||||
18
Other/FAQ.md
18
Other/FAQ.md
@@ -2,15 +2,15 @@
|
||||
|
||||
## Содержание
|
||||
|
||||
- [Список типичных ошибок при работе с Vivado и SystemVerilog](#список-типичных-ошибок-при-работе-с-vivado-и-systemverilog)
|
||||
- [Содержание](#содержание)
|
||||
- [Ошибки связанные с САПР Vivado](#ошибки-связанные-с-сапр-vivado)
|
||||
- [Не запускается симуляция FATAL\_ERROR PrivateChannel Error creating client socket](#не-запускается-симуляция-fatal_error-privatechannel-error-creating-client-socket)
|
||||
- [Не запускается симуляция boost filesystem remove Процесс не может получить доступ к файлу](#не-запускается-симуляция-boost-filesystem-remove-процесс-не-может-получить-доступ-к-файлу)
|
||||
- [Вылетает Vivado при попытке открыть схему](#вылетает-vivado-при-попытке-открыть-схему)
|
||||
- [Не устанавливается Vivado Unable to open archive](#не-устанавливается-vivado-unable-to-open-archive)
|
||||
- [Ошибки синтаксиса языка SystemVerilog](#ошибки-синтаксиса-языка-systemverilog)
|
||||
- [имя сигнала is not a type](#имя-сигнала-is-not-a-type)
|
||||
- [Список типичных ошибок при работе с Vivado и SystemVerilog](#Список-типичных-ошибок-при-работе-с-vivado-и-systemverilog)
|
||||
- [Содержание](#Содержание)
|
||||
- [Ошибки связанные с САПР Vivado](#Ошибки-связанные-с-сапр-vivado)
|
||||
- [Не запускается симуляция FATAL\_ERROR PrivateChannel Error creating client socket](#Не-запускается-симуляция-fatal_error-privatechannel-error-creating-client-socket)
|
||||
- [Не запускается симуляция boost filesystem remove Процесс не может получить доступ к файлу](#Не-запускается-симуляция-boost-filesystem-remove-процесс-не-может-получить-доступ-к-файлу)
|
||||
- [Вылетает Vivado при попытке открыть схему](#Вылетает-vivado-при-попытке-открыть-схему)
|
||||
- [Не устанавливается Vivado Unable to open archive](#Не-устанавливается-vivado-unable-to-open-archive)
|
||||
- [Ошибки синтаксиса языка SystemVerilog](#Ошибки-синтаксиса-языка-systemverilog)
|
||||
- [имя сигнала is not a type](#Имя-сигнала-is-not-a-type)
|
||||
- [cannot find port on this module](#cannot-find-port-on-this-module)
|
||||
|
||||
|
||||
|
||||
@@ -2,18 +2,18 @@
|
||||
|
||||
В приведенном ниже списке будут даны описания книг, а также способы их получения: покупка/чтение в электронной библиотеке/получение экземпляра книги в университетской библиотеке. <!--Руководство по работе с электронной библиотекой вы можете найти [здесь](<placeholder>)-->.
|
||||
|
||||
- [Список дополнительной литературы](#список-дополнительной-литературы)
|
||||
- [Митио Сибуя и Такаси Тонаги: Центральный процессор. Образовательная манга](#митио-сибуя-и-такаси-тонаги-центральный-процессор-образовательная-манга)
|
||||
- [Чарльз Петцольд: Код. Тайный язык информатики](#чарльз-петцольд-код-тайный-язык-информатики)
|
||||
- [Дэвид М. Харрис и Сара Л. Харрис: Цифровая схемотехника и архитектура компьютера: RISC-V](#дэвид-м-харрис-и-сара-л-харрис-цифровая-схемотехника-и-архитектура-компьютера-risc-v)
|
||||
- [Дэвид М. Харрис и Сара Л. Харрис: Цифровая схемотехника и архитектура компьютера. Дополнение по архитектуре ARM\*](#дэвид-м-харрис-и-сара-л-харрис-цифровая-схемотехника-и-архитектура-компьютера-дополнение-по-архитектуре-arm)
|
||||
- [под редакцией Романова А.Ю. и Панчула Ю.В.: Цифровой синтез: практический курс](#под-редакцией-романова-аю-и-панчула-юв-цифровой-синтез-практический-курс)
|
||||
- [Д. Паттерсон и Дж. Хеннесси: Архитектура компьютера и проектирование компьютерных систем](#д-паттерсон-и-дж-хеннесси-архитектура-компьютера-и-проектирование-компьютерных-систем)
|
||||
- [Д. Паттерсон и Дж. Хеннесси Архитектура компьютера. Количественный подход](#д-паттерсон-и-дж-хеннесси-архитектура-компьютера-количественный-подход)
|
||||
- [С.А. Орлов и Б.Я. Цилькер: Организация ЭВМ и систем](#са-орлов-и-бя-цилькер-организация-эвм-и-систем)
|
||||
- [Д.Н. Беклемишев, А.Н. Орлов, А.Л. Переверзев, М.Г. Попов, А.В. Горячев, А.И.Кононова: Микропроцессорные средства и системы. Курс лекций](#дн-беклемишев-ан-орлов-ал-переверзев-мг-попов-ав-горячев-аикононова-микропроцессорные-средства-и-системы-курс-лекций)
|
||||
- [Э. Таненбаум и Т. Остин: Архитектура компьютера](#э-таненбаум-и-т-остин-архитектура-компьютера)
|
||||
- [Дональд Томас: Логическое проектирование и верификация систем на SystemVerilog](#дональд-томас-логическое-проектирование-и-верификация-систем-на-systemverilog)
|
||||
- [Список дополнительной литературы](#Список-дополнительной-литературы)
|
||||
- [Митио Сибуя и Такаси Тонаги: Центральный процессор. Образовательная манга](#Митио-Сибуя-и-Такаси-Тонаги-Центральный-процессор-Образовательная-манга)
|
||||
- [Чарльз Петцольд: Код. Тайный язык информатики](#Чарльз-Петцольд-Код-Тайный-язык-информатики)
|
||||
- [Дэвид М. Харрис и Сара Л. Харрис: Цифровая схемотехника и архитектура компьютера: RISC-V](#Дэвид-М-Харрис-и-Сара-Л-Харрис-Цифровая-схемотехника-и-архитектура-компьютера-risc-v)
|
||||
- [Дэвид М. Харрис и Сара Л. Харрис: Цифровая схемотехника и архитектура компьютера. Дополнение по архитектуре ARM\*](#Дэвид-М-Харрис-и-Сара-Л-Харрис-Цифровая-схемотехника-и-архитектура-компьютера-Дополнение-по-архитектуре-arm)
|
||||
- [под редакцией Романова А.Ю. и Панчула Ю.В.: Цифровой синтез: практический курс](#под-редакцией-Романова-АЮ-и-Панчула-ЮВ-Цифровой-синтез-практический-курс)
|
||||
- [Д. Паттерсон и Дж. Хеннесси: Архитектура компьютера и проектирование компьютерных систем](#Д-Паттерсон-и-Дж-Хеннесси-Архитектура-компьютера-и-проектирование-компьютерных-систем)
|
||||
- [Д. Паттерсон и Дж. Хеннесси Архитектура компьютера. Количественный подход](#Д-Паттерсон-и-Дж-Хеннесси-Архитектура-компьютера-Количественный-подход)
|
||||
- [С.А. Орлов и Б.Я. Цилькер: Организация ЭВМ и систем](#СА-Орлов-и-БЯ-Цилькер-Организация-ЭВМ-и-систем)
|
||||
- [Д.Н. Беклемишев, А.Н. Орлов, А.Л. Переверзев, М.Г. Попов, А.В. Горячев, А.И. Кононова: Микропроцессорные средства и системы. Курс лекций](#ДН-Беклемишев-АН-Орлов-АЛ-Переверзев-МГ-Попов-АВ-Горячев-АИ-Кононова-Микропроцессорные-средства-и-системы-Курс-лекций)
|
||||
- [Э. Таненбаум и Т. Остин: Архитектура компьютера](#Э-Таненбаум-и-Т-Остин-Архитектура-компьютера)
|
||||
- [Дональд Томас: Логическое проектирование и верификация систем на SystemVerilog](#Дональд-Томас-Логическое-проектирование-и-верификация-систем-на-systemverilog)
|
||||
|
||||
## Митио Сибуя и Такаси Тонаги: Центральный процессор. Образовательная манга
|
||||
|
||||
@@ -63,7 +63,7 @@
|
||||
|
||||
|
||||
|
||||
## Д.Н. Беклемишев, А.Н. Орлов, А.Л. Переверзев, М.Г. Попов, А.В. Горячев, А.И.Кононова: Микропроцессорные средства и системы. Курс лекций
|
||||
## Д.Н. Беклемишев, А.Н. Орлов, А.Л. Переверзев, М.Г. Попов, А.В. Горячев, А.И. Кононова: Микропроцессорные средства и системы. Курс лекций
|
||||
|
||||
Курс лекций, читавшийся несколько лет назад. На данный момент книга является актуальной, но дисциплина организована несколько иначе. Из достоинств можно выделить хорошую организацию написанного материала, представленного в виде одинаковых порций разбитых на тематические лекции. Книга доступна в облаке и в университетской библиотеке. Отдельно стоит отметить, что часть читаемого на лекциях материала представлена только в этом издании.
|
||||
|
||||
|
||||
@@ -1,6 +1,6 @@
|
||||
# Учебный сервер для студентов
|
||||
|
||||
Данный сервер поднят для выполнения студентами их [индивидуального задания](../Labs/04.%20Primitive%20programmable%20device#индивидуальные-задания), а также для тех студентов, кому не хватило места в учебной аудитории. На сервере установлены: `Vivado`, `VSCode`, `gcc`, `git`. Поскольку сервер имеет ограниченные ресурсы, а студенты не имеют привычки закрывать за собой программы при завершении сессии, тут не установлен браузер. Имейте в виду, что если вы закрыли сессию, не закрыв Vivado и там остались несохраненные файлы, то вы рискуете потерять свои изменения.
|
||||
Данный сервер поднят для выполнения студентами их [индивидуального задания](../Labs/04.%20Primitive%20programmable%20device/Индивидуальное%20задание/), а также для тех студентов, кому не хватило места в учебной аудитории. На сервере установлены: `Vivado`, `VSCode`, `gcc`, `git`. Поскольку сервер имеет ограниченные ресурсы, а студенты не имеют привычки закрывать за собой программы при завершении сессии, тут не установлен браузер. Имейте в виду, что если вы закрыли сессию, не закрыв Vivado и там остались несохраненные файлы, то вы рискуете потерять свои изменения.
|
||||
|
||||
## Правила работы на сервере
|
||||
Есть некоторые правила, которых необходимо придерживаться:
|
||||
|
||||
@@ -69,7 +69,7 @@ end
|
||||
|
||||
### Что делать, если мне нужно отобразить больше, чем 8 сигналов?
|
||||
|
||||
В этом случае, необходимо воспользоваться внешней программой по отображению временных диаграмм: `GTK Wave`. Она должна была быть установлена вами на этапе установке `Icarus Verilog` (см. [Установка ПО](#установка-по)).
|
||||
В этом случае, необходимо воспользоваться внешней программой по отображению временных диаграмм: `GTK Wave`. Она должна была быть установлена вами на этапе установке `Icarus Verilog` (см. [Установка ПО](#Установка-ПО)).
|
||||
|
||||
В теории, после завершения симуляции, расширение `Verilog Testbench Runner`
|
||||
должно предлагать запустить GTK Wave. Если этого не происходит, выполните команду в терминале VSCode:
|
||||
@@ -78,5 +78,5 @@ end
|
||||
gtkwave build/tb.vcd
|
||||
```
|
||||
|
||||
где `tb.vcd` имя временной диаграммы, которое вы указали в блоке `initial` (см. [Изменение Verilog-файлов](#изменение-verilog-файлов)).
|
||||
где `tb.vcd` имя временной диаграммы, которое вы указали в блоке `initial` (см. [Изменение Verilog-файлов](#Изменение-verilog-файлов)).
|
||||
Откроется окно GTK Wave. Внутри этого окна, слева, есть вкладка `SST`, где будет расположен модуль вашего тестбенча. Нажав на кнопку `+` слева от имени модуля вы увидите объект `DUT` (имя сущности тестируемого модуля). Если нажать по этому объекту `ПКМ -> Recurse Import -> Append`, вы добавите все внутренние сигналы этого модуля в область просмотра временной диаграммы.
|
||||
|
||||
@@ -2,10 +2,10 @@
|
||||
|
||||
Разделы статьи:
|
||||
|
||||
- [Краткая справка по RISC-V и RV32I](#краткая-справка-по-risc-v-и-rv32i)
|
||||
- [Краткая справка по RISC-V и RV32I](#Краткая-справка-по-risc-v-и-rv32i)
|
||||
- [RV32I](#rv32i)
|
||||
- [Псевдоинструкции](#псевдоинструкции)
|
||||
- [Основные типы команд](#основные-типы-команд)
|
||||
- [Псевдоинструкции](#Псевдоинструкции)
|
||||
- [Основные типы команд](#Основные-типы-команд)
|
||||
|
||||
> Большая часть данного документа в той или иной степени является переводом спецификации RISC-V[[1]](https://github.com/riscv/riscv-isa-manual/releases/download/20240411/unpriv-isa-asciidoc.pdf), распространяемой по лицензии [CC-BY-4.0 ](https://creativecommons.org/licenses/by/4.0/).
|
||||
|
||||
|
||||
Reference in New Issue
Block a user