MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-11-20 15:00:39 +00:00
Code Issues Packages Projects Releases Wiki Activity

Изменение регистра в ссылках на заголовки (#151)

Browse Source 
По умолчанию, якоря на параграфы страницы генерируются в VSCode в
нижнем регистре.
Гиперссылки работают нормально при просмотре страниц непосредственно
в репозитории github, но при просмотре в электронной книге mdbook, эти
гиперссылки не открываются. Для того чтобы они работали, необходимо
чтобы регистр якорей ссылки совпадал с регистром параграфов страницы.


---------

Co-authored-by: Andrei Solodovnikov <voultboy@yandex.ru>
This commit is contained in:
Rufubi
2025-11-02 19:33:22 +00:00
committed by GitHub
parent 71a9c0141b
commit a01f986d8e
41 changed files with 391 additions and 391 deletions
Download Patch File Download Diff File Expand all files Collapse all files

8
Basic Verilog structures/Common mistakes.md
View File

@@ -1,10 +1,10 @@
# Список типичных ошибок в SystemVerilog
- [Список типичных ошибок в SystemVerilog](#список-типичных-ошибок-в-systemverilog)
- [Список типичных ошибок в SystemVerilog](#Список-типичных-ошибок-в-systemverilog)
- [имя сигнала is not a type](#имя-сигнала-is-not-a-type)
- [cannot find port on this module](#cannot-find-port-on-this-module)
- [Использование сигнала без его объявления (или до его объявления)](#использование-сигнала-без-его-объявления-или-до-его-объявления)
- [Объявление выхода модуля его входом](#объявление-выхода-модуля-его-входом)
- [Использование сигнала без его объявления (или до его объявления)](#Использование-сигнала-без-его-объявления-или-до-его-объявления)
- [Объявление выхода модуля его входом](#Объявление-выхода-модуля-его-входом)
- [](#)
## имя сигнала is not a type
@@ -101,4 +101,4 @@ INFO: [Synth 8-11241] undeclared symbol 'ab', assumed default net type 'wire'
Очень часто в попытке сэкономить себе немного времени студенты выполняют операцию копирования. В частности, копирования строк вида `input logic [7:0]` в процессе описания портов модуля. В случае, если по итогу подобного копирования, выход модуля будет объявлен как его вход (т.е. с помощью ключевого слова `input` вместо `output`).
##
##