diff --git a/.pic/Labs/lab_04_cybercobra/ppd_0.drawio.svg b/.pic/Labs/lab_04_cybercobra/ppd_0.drawio.svg index 8f9f89d..26858ad 100644 --- a/.pic/Labs/lab_04_cybercobra/ppd_0.drawio.svg +++ b/.pic/Labs/lab_04_cybercobra/ppd_0.drawio.svg @@ -1,670 +1,4 @@ - - - - - - - - - - - - -
-
-
- ALU -
-
-
- - - ALU - - - - - - - - - -
-
-
- - - Register -
- File - - -
-
-
- - - Register... - - - - - - - - - -
-
-
- - RD1 - -
-
-
- - - RD1 - - - - - - - -
-
-
- - RD2 - -
-
-
- - - RD2 - - - - - - - -
-
-
- - WE - -
-
-
- - - WE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - RA1 - -
-
-
- - - RA1 - - - - - - - -
-
-
- - RA2 - -
-
-
- - - RA2 - - - - - - - -
-
-
- WA -
-
-
- - - WA - - - - - - - -
-
-
- - WD - -
-
-
- - - WD - - - - - - - -
-
-
- 32'd4 -
-
-
- - - 32'd4 - - - - - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - - -
-
-
- — входы модуля -
-
-
- - - — входы модуля - - - - - - - - - - - - - -
-
-
- + -
-
-
- - - + - - - - - - - - -
-
-
- - - Instruction memory - - -
- - -
-
-
- - - Instruction memo... - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - -
-
-
- RD -
-
-
- - - RD - - - - - - -
-
-
- RA -
-
-
- - - RA - - - - - - - -
-
-
- - PC - -
-
-
- - - PC - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - -
-
-
- 1'b1 -
-
-
- - - 1'b1 - - - - - - - - - Text is not SVG - cannot display - - - - \ No newline at end of file + + + +
ALU
ALU
Register
File
Register...
RD1
RD1
RD2
RD2
WE
WE
clk_i
clk_i
RA1
RA1
RA2
RA2
WA
WA
WD
WD
32'd4
32'd4
32
32
32
32
32
32
5
5
5
5
5
5
32
32
32
32
32
32
5
5
clk_i
clk_i
rst_i
rst_i
,
,
— входы модуля
— входы модуля
+
+
Instruction memory
Instruction memo...
32
32
RD
RD
RA
RA
PC
PC
clk_i
clk_i
rst_i
rst_i
1'b1
1'b1
32
32Text is not SVG - cannot display \ No newline at end of file diff --git a/.pic/Labs/lab_04_cybercobra/ppd_1.drawio.svg b/.pic/Labs/lab_04_cybercobra/ppd_1.drawio.svg index d1fb504..eed9042 100644 --- a/.pic/Labs/lab_04_cybercobra/ppd_1.drawio.svg +++ b/.pic/Labs/lab_04_cybercobra/ppd_1.drawio.svg @@ -1,734 +1,4 @@ - - - - - - - - - - - -
-
-
- ALU -
-
-
- - - ALU - - - - - - - - - -
-
-
- - - Register -
- File - - -
-
-
- - - Register... - - - - - - - - - -
-
-
- - RD1 - -
-
-
- - - RD1 - - - - - - - -
-
-
- - RD2 - -
-
-
- - - RD2 - - - - - - - -
-
-
- - WE - -
-
-
- - - WE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - RA1 - -
-
-
- - - RA1 - - - - - - - -
-
-
- - RA2 - -
-
-
- - - RA2 - - - - - - - -
-
-
- WA -
-
-
- - - WA - - - - - - - -
-
-
- - WD - -
-
-
- - - WD - - - - - - - -
-
-
- 32'd4 -
-
-
- - - 32'd4 - - - - - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - - -
-
-
- — входы модуля -
-
-
- - - — входы модуля - - - - - - - - - - - - - -
-
-
- + -
-
-
- - - + - - - - - - -
-
-
- [22:18] -
-
-
- - - [22:... - - - - - - -
-
-
- [17:13] -
-
-
- - - [17:... - - - - - - -
-
-
- [4:0] -
-
-
- - - [4:... - - - - - - -
-
-
- [27:23] -
-
-
- - - [27:... - - - - - - - - -
-
-
- - - Instruction memory - - -
- - -
-
-
- - - Instruction memo... - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - -
-
-
- RD -
-
-
- - - RD - - - - - - -
-
-
- RA -
-
-
- - - RA - - - - - - - -
-
-
- - PC - -
-
-
- - - PC - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - -
-
-
- 1'b1 -
-
-
- - - 1'b1 - - - - - - - - - Text is not SVG - cannot display - - - - \ No newline at end of file + + + +
ALU
ALU
Register
File
Register...
RD1
RD1
RD2
RD2
WE
WE
clk_i
clk_i
RA1
RA1
RA2
RA2
WA
WA
WD
WD
32'd4
32'd4
32
32
32
32
32
32
5
5
5
5
5
5
32
32
32
32
32
32
5
5
clk_i
clk_i
rst_i
rst_i
,
,
— входы модуля
— входы модуля
+
+
[22:18]
[22:...
[17:13]
[17:...
[4:0]
[4:...
[27:23]
[27:...
Instruction memory
Instruction memo...
32
32
RD
RD
RA
RA
PC
PC
clk_i
clk_i
rst_i
rst_i
1'b1
1'b1
32
32Text is not SVG - cannot display \ No newline at end of file diff --git a/.pic/Labs/lab_04_cybercobra/ppd_2.drawio.svg b/.pic/Labs/lab_04_cybercobra/ppd_2.drawio.svg index 3cddba8..3a1e59b 100644 --- a/.pic/Labs/lab_04_cybercobra/ppd_2.drawio.svg +++ b/.pic/Labs/lab_04_cybercobra/ppd_2.drawio.svg @@ -1,943 +1,4 @@ - - - - - - - - - - - - -
-
-
- ALU -
-
-
- - - ALU - - - - - - - - - -
-
-
- - - Register -
- File - - -
-
-
- - - Register... - - - - - - - - - -
-
-
- - RD1 - -
-
-
- - - RD1 - - - - - - - -
-
-
- - RD2 - -
-
-
- - - RD2 - - - - - - - -
-
-
- - WE - -
-
-
- - - WE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - RA1 - -
-
-
- - - RA1 - - - - - - - -
-
-
- - RA2 - -
-
-
- - - RA2 - - - - - - - -
-
-
- WA -
-
-
- - - WA - - - - - - - -
-
-
- - WD - -
-
-
- - - WD - - - - - - - - -
-
-
- 32'd4 -
-
-
- - - 32'd4 - - - - - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 1 -
-
-
- - - 1 - - - - - - - - - - - - - - -
-
-
- 23 -
-
-
- - - 23 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - -
-
-
- 0 -
-
-
- - - 0 - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - -
-
-
- — входы модуля -
-
-
- - - — входы модуля - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - -
-
-
- — знаковое расширение -
-
-
- - - — знаковое расширение - - - - - - - - - - - - - -
-
-
- + -
-
-
- - - + - - - - - - -
-
-
- [22:18] -
-
-
- - - [22:... - - - - - - -
-
-
- [17:13] -
-
-
- - - [17:... - - - - - - -
-
-
- [4:0] -
-
-
- - - [4:... - - - - - - -
-
-
- [27:23] -
-
-
- - - [27:... - - - - - - -
-
-
- [27:5] -
-
-
- - - [27... - - - - - - -
-
-
- [28] -
-
-
- - - [28] - - - - - - - - -
-
-
- - - Instruction memory - - -
- - -
-
-
- - - Instruction memo... - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - -
-
-
- RD -
-
-
- - - RD - - - - - - -
-
-
- RA -
-
-
- - - RA - - - - - - - -
-
-
- - PC - -
-
-
- - - PC - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - -
-
-
- 1'b1 -
-
-
- - - 1'b1 - - - - - - - - - Text is not SVG - cannot display - - - - \ No newline at end of file + + + +
ALU
ALU
Register
File
Register...
RD1
RD1
RD2
RD2
WE
WE
clk_i
clk_i
RA1
RA1
RA2
RA2
WA
WA
WD
WD
32'd4
32'd4
32
32
32
32
32
32
5
5
5
5
5
5
32
32
32
32
32
32
5
5
1
1
23
23
32
32
0
0
SE
SE
clk_i
clk_i
rst_i
rst_i
sw_i
sw_i
,
,
,
,
— входы модуля
— входы модуля
SE
SE
— знаковое расширение
— знаковое расширение
+
+
[22:18]
[22:...
[17:13]
[17:...
[4:0]
[4:...
[27:23]
[27:...
[27:5]
[27...
[28]
[28]
Instruction memory
Instruction memo...
32
32
RD
RD
RA
RA
PC
PC
clk_i
clk_i
rst_i
rst_i
1'b1
1'b1
32
32Text is not SVG - cannot display \ No newline at end of file diff --git a/.pic/Labs/lab_04_cybercobra/ppd_3.drawio.svg b/.pic/Labs/lab_04_cybercobra/ppd_3.drawio.svg index d4ee8ed..b28dfb4 100644 --- a/.pic/Labs/lab_04_cybercobra/ppd_3.drawio.svg +++ b/.pic/Labs/lab_04_cybercobra/ppd_3.drawio.svg @@ -1,1201 +1,4 @@ - - - - - - - - - - - - - -
-
-
- ALU -
-
-
- - - ALU - - - - - - - - - -
-
-
- - - Register -
- File - - -
-
-
- - - Register... - - - - - - - - - -
-
-
- - RD1 - -
-
-
- - - RD1 - - - - - - - -
-
-
- - RD2 - -
-
-
- - - RD2 - - - - - - - -
-
-
- - WE - -
-
-
- - - WE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - RA1 - -
-
-
- - - RA1 - - - - - - - -
-
-
- - RA2 - -
-
-
- - - RA2 - - - - - - - -
-
-
- WA -
-
-
- - - WA - - - - - - - -
-
-
- - WD - -
-
-
- - - WD - - - - - - - - -
-
-
- 32'd4 -
-
-
- - - 32'd4 - - - - - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 2 -
-
-
- - - 2 - - - - - - - -
-
-
- 1 -
-
-
- - - 1 - - - - - - - - - - - - - - -
-
-
- 23 -
-
-
- - - 23 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - -
-
-
- 0 -
-
-
- - - 0 - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 16 -
-
-
- - - 16 - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - -
-
-
- — входы модуля -
-
-
- - - — входы модуля - - - - - - - -
-
-
- - out_o - -
-
-
- - - out_o - - - - - - -
-
-
- — выход модуля -
-
-
- - - — выход модуля - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - -
-
-
- — знаковое расширение -
-
-
- - - — знаковое расширение - - - - - - -
-
-
- - {[12:5],00} - -
-
-
- - - {[12:5... - - - - - - -
-
-
-
- — объединение 8 бит инструкции с -
-
- двумя нулевыми битами -
-
-
-
- - - — объединение 8 бит инструкции с... - - - - - - - -
-
-
- 3 -
-
-
- - - 3 - - - - - - -
-
-
- 2 -
-
-
- - - 2 - - - - - - -
-
-
- 32'd0 -
-
-
- - - 32'd0 - - - - - - - - - -
-
-
- - out_o - -
-
-
- - - out_o - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - -
-
-
- + -
-
-
- - - + - - - - - - -
-
-
- [22:18] -
-
-
- - - [22:... - - - - - - -
-
-
- [17:13] -
-
-
- - - [17:... - - - - - - -
-
-
- [4:0] -
-
-
- - - [4:... - - - - - - -
-
-
- [27:23] -
-
-
- - - [27:... - - - - - - -
-
-
- [27:5] -
-
-
- - - [27... - - - - - - -
-
-
- [29:28] -
-
-
- - - [29:... - - - - - - - - -
-
-
- - - Instruction memory - - -
- - -
-
-
- - - Instruction memo... - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - -
-
-
- RD -
-
-
- - - RD - - - - - - -
-
-
- RA -
-
-
- - - RA - - - - - - - -
-
-
- - PC - -
-
-
- - - PC - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - -
-
-
- 1'b1 -
-
-
- - - 1'b1 - - - - - - - - - Text is not SVG - cannot display - - - - \ No newline at end of file + + + +
ALU
ALU
Register
File
Register...
RD1
RD1
RD2
RD2
WE
WE
clk_i
clk_i
RA1
RA1
RA2
RA2
WA
WA
WD
WD
32'd4
32'd4
32
32
32
32
32
32
5
5
5
5
5
5
32
32
32
32
32
32
5
5
23
23
32
32
SE
SE
clk_i
clk_i
rst_i
rst_i
sw_i
sw_i
,
,
,
,
— входы модуля
— входы модуля
out_o
out_o
— выход модуля
— выход модуля
SE
SE
— знаковое расширение
— знаковое расширение
{[12:5],00}
{[12:5...
— объединение 8 бит инструкции с
     двумя нулевыми битами
— объединение 8 бит инструкции с...
2
2
out_o
out_o
32
32
+
+
[22:18]
[22:...
[17:13]
[17:...
[4:0]
[4:...
[27:23]
[27:...
[27:5]
[27...
[29:28]
[29:...
Instruction memory
Instruction memo...
32
32
RD
RD
RA
RA
PC
PC
clk_i
clk_i
rst_i
rst_i
1'b1
1'b1
2
2
1
1
0
0
SE
SE
32
32
16
16
3
3
32'd0
32'd0
32
32
sw_i
sw_iText is not SVG - cannot display \ No newline at end of file diff --git a/.pic/Labs/lab_04_cybercobra/ppd_4.drawio.svg b/.pic/Labs/lab_04_cybercobra/ppd_4.drawio.svg index ef13f20..3d2bdfd 100644 --- a/.pic/Labs/lab_04_cybercobra/ppd_4.drawio.svg +++ b/.pic/Labs/lab_04_cybercobra/ppd_4.drawio.svg @@ -1,1855 +1,4 @@ - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- ALU -
-
-
- - - ALU - - - - - - - - - - - - - - - - - -
-
-
- - - Register -
- File - - -
-
-
- - - Register... - - - - - - - - - - - - - - - - - -
-
-
- - RD1 - -
-
-
- - - RD1 - - - - - - - - - - - -
-
-
- - RD2 - -
-
-
- - - RD2 - - - - - - - - - - - -
-
-
- - WE - -
-
-
- - - WE - - - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - - - -
-
-
- - RA1 - -
-
-
- - - RA1 - - - - - - - - - - - -
-
-
- - RA2 - -
-
-
- - - RA2 - - - - - - - - - - - -
-
-
- WA -
-
-
- - - WA - - - - - - - - - - - -
-
-
- - WD - -
-
-
- - - WD - - - - - - - - - - - - - - -
-
-
- 32'd4 -
-
-
- - - 32'd4 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - - - - - - - -
-
-
- 2 -
-
-
- - - 2 - - - - - - - - - - - -
-
-
- 1 -
-
-
- - - 1 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- 23 -
-
-
- - - 23 - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - -
-
-
- 0 -
-
-
- - - 0 - - - - - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- - 0 - -
-
-
- - - 0 - - - - - - - - - - - - - - - - - -
-
-
- - 1 - -
-
-
- - - 1 - - - - - - - - - - - - - - - - - - - - - -
-
-
- [30] -
-
-
- - - [... - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - -
-
-
- 10 -
-
-
- - - 10 - - - - - - - - - - - -
-
-
- - {[12:5],2'b0} - -
-
-
- - - {[12:5],2'b... - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - - - - -
-
-
- 16 -
-
-
- - - 16 - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - - - - - - -
-
-
- — входы модуля -
-
-
- - - — входы модуля - - - - - - - - - - - -
-
-
- - out_o - -
-
-
- - - out_o - - - - - - - - - - - -
-
-
- — выход модуля -
-
-
- - - — выход модуля - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - - - - - -
-
-
- — знаковое расширение -
-
-
- - - — знаковое расширение - - - - - - - - - - - -
-
-
- - {[12:5],00} - -
-
-
- - - {[12:5... - - - - - - - - - - - -
-
-
-
- — объединение 8 бит инструкции с -
-
- двумя нулевыми битами -
-
-
-
- - - — объединение 8 бит инструкции с... - - - - - - - - - - - - - - -
-
-
- 3 -
-
-
- - - 3 - - - - - - - - - - - -
-
-
- 2 -
-
-
- - - 2 - - - - - - - - - - - -
-
-
- 32'd0 -
-
-
- - - 32'd0 - - - - - - - - - - - - - - - -
-
-
- - out_o - -
-
-
- - - out_o - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -
-
-
- + -
-
-
- - - + - - - - - - - - - - - -
-
-
- [22:18] -
-
-
- - - [22:... - - - - - - - - - - - -
-
-
- [17:13] -
-
-
- - - [17:... - - - - - - - - - - - -
-
-
- [4:0] -
-
-
- - - [4:... - - - - - - - - - - - -
-
-
- [27:23] -
-
-
- - - [27:... - - - - - - - - - - - -
-
-
- [27:5] -
-
-
- - - [27... - - - - - - - - - - - -
-
-
- [29:28] -
-
-
- - - [29:... - - - - - - - - - - - -
-
-
- [30] -
-
-
- - - [30] - - - - - - - - - - - - - - -
-
-
- - - Instruction memory - - -
- - -
-
-
- - - Instruction memo... - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - - -
-
-
- RD -
-
-
- - - RD - - - - - - - - - - - -
-
-
- RA -
-
-
- - - RA - - - - - - - - - - - -
-
-
- - PC - -
-
-
- - - PC - - - - - - - - - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - Text is not SVG - cannot display - - - - \ No newline at end of file + + + +
ALU
ALU
Register
File
Register...
RD1
RD1
RD2
RD2
WE
WE
clk_i
clk_i
RA1
RA1
RA2
RA2
WA
WA
WD
WD
32'd4
32'd4
32
32
32
32
32
32
5
5
5
5
5
5
32
32
32
32
32
32
5
5
23
23
32
32
0
0
1
1
[30]
[...
32
32
10
10
{[12:5],2'b0}
{[12:5],2'b...
SE
SE
clk_i
clk_i
rst_i
rst_i
sw_i
sw_i
,
,
,
,
— входы модуля
— входы модуля
out_o
out_o
— выход модуля
— выход модуля
SE
SE
— знаковое расширение
— знаковое расширение
{[12:5],00}
{[12:5...
— объединение 8 бит инструкции с
     двумя нулевыми битами
— объединение 8 бит инструкции с...
2
2
out_o
out_o
32
32
SE
SE
+
+
[22:18]
[22:...
[17:13]
[17:...
[4:0]
[4:...
[27:23]
[27:...
[27:5]
[27...
[29:28]
[29:...
[30]
[30]
Instruction memory
Instruction memo...
32
32
RD
RD
RA
RA
PC
PC
clk_i
clk_i
rst_i
rst_i
2
2
1
1
0
0
SE
SE
32
32
16
16
3
3
32'd0
32'd0
32
32
sw_i
sw_iText is not SVG - cannot display \ No newline at end of file diff --git a/.pic/Labs/lab_04_cybercobra/ppd_5.drawio.svg b/.pic/Labs/lab_04_cybercobra/ppd_5.drawio.svg index 5b6fb79..bfd236a 100644 --- a/.pic/Labs/lab_04_cybercobra/ppd_5.drawio.svg +++ b/.pic/Labs/lab_04_cybercobra/ppd_5.drawio.svg @@ -1,1390 +1,4 @@ - - - - - - - - - - - - - -
-
-
- ALU -
-
-
- - - ALU - - - - - - - - - -
-
-
- - - Register -
- File - - -
-
-
- - - Register... - - - - - - - - - -
-
-
- - RD1 - -
-
-
- - - RD1 - - - - - - - -
-
-
- - RD2 - -
-
-
- - - RD2 - - - - - - - -
-
-
- - WE - -
-
-
- - - WE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - RA1 - -
-
-
- - - RA1 - - - - - - - -
-
-
- - RA2 - -
-
-
- - - RA2 - - - - - - - -
-
-
- WA -
-
-
- - - WA - - - - - - - -
-
-
- - WD - -
-
-
- - - WD - - - - - - - - -
-
-
- 32'd4 -
-
-
- - - 32'd4 - - - - - - - - - - - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 5 -
-
-
- - - 5 - - - - - - - - -
-
-
- 2 -
-
-
- - - 2 - - - - - - - -
-
-
- 1 -
-
-
- - - 1 - - - - - - - - - - - - - - -
-
-
- 23 -
-
-
- - - 23 - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - -
-
-
- 0 -
-
-
- - - 0 - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - - - - - - - - - - - - - - - -
-
-
- - 0 - -
-
-
- - - 0 - - - - - - - - - -
-
-
- - 1 - -
-
-
- - - 1 - - - - - - - - - - - - -
-
-
- [30] -
-
-
- - - [... - - - - - - - -
-
-
- [31] -
-
-
- - - [... - - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 10 -
-
-
- - - 10 - - - - - - - -
-
-
- - {[12:5],2'b0} - -
-
-
- - - {[12:5],2'b... - - - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - -
-
-
- 16 -
-
-
- - - 16 - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - -
-
-
- - sw_i - -
-
-
- - - sw_i - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - -
-
-
- - , - -
-
-
- - - , - - - - - - -
-
-
- — входы модуля -
-
-
- - - — входы модуля - - - - - - - -
-
-
- - out_o - -
-
-
- - - out_o - - - - - - -
-
-
- — выход модуля -
-
-
- - - — выход модуля - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - -
-
-
- — знаковое расширение -
-
-
- - - — знаковое расширение - - - - - - -
-
-
- - {[12:5],00} - -
-
-
- - - {[12:5... - - - - - - -
-
-
-
- — объединение 8 бит инструкции с -
-
- двумя нулевыми битами -
-
-
-
- - - — объединение 8 бит инструкции с... - - - - - - - -
-
-
- 3 -
-
-
- - - 3 - - - - - - -
-
-
- 2 -
-
-
- - - 2 - - - - - - -
-
-
- 32'd0 -
-
-
- - - 32'd0 - - - - - - - - - -
-
-
- - out_o - -
-
-
- - - out_o - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - - - - - -
-
-
- - - SE - - -
-
-
- - - SE - - - - - - - - - - - - - -
-
-
- + -
-
-
- - - + - - - - - - -
-
-
- [22:18] -
-
-
- - - [22:... - - - - - - -
-
-
- [17:13] -
-
-
- - - [17:... - - - - - - -
-
-
- [4:0] -
-
-
- - - [4:... - - - - - - -
-
-
- [27:23] -
-
-
- - - [27:... - - - - - - -
-
-
- [27:5] -
-
-
- - - [27... - - - - - - -
-
-
- [29:28] -
-
-
- - - [29:... - - - - - - -
-
-
- [30] -
-
-
- - - [30] - - - - - - -
-
-
- [31] -
-
-
- - - [31] - - - - - - - - -
-
-
- - - Instruction memory - - -
- - -
-
-
- - - Instruction memo... - - - - - - - -
-
-
- 32 -
-
-
- - - 32 - - - - - - -
-
-
- RD -
-
-
- - - RD - - - - - - -
-
-
- RA -
-
-
- - - RA - - - - - - - -
-
-
- - PC - -
-
-
- - - PC - - - - - - - - - -
-
-
- - clk_i - -
-
-
- - - clk_i - - - - - - - - - -
-
-
- - rst_i - -
-
-
- - - rst_i - - - - - - - - - - - - - Text is not SVG - cannot display - - - - \ No newline at end of file + + + +
ALU
ALU
Register
File
Register...
RD1
RD1
RD2
RD2
WE
WE
clk_i
clk_i
RA1
RA1
RA2
RA2
WA
WA
WD
WD
32'd4
32'd4
32
32
32
32
32
32
5
5
5
5
5
5
32
32
32
32
32
32
5
5
2
2
1
1
23
23
32
32
0
0
sw_i
sw_i
0
0
1
1
[30]
[...
[31]
[...
32
32
10
10
{[12:5],2'b0}
{[12:5],2'b...
SE
SE
32
32
16
16
SE
SE
clk_i
clk_i
rst_i
rst_i
sw_i
sw_i
,
,
,
,
— входы модуля
— входы модуля
out_o
out_o
— выход модуля
— выход модуля
SE
SE
— знаковое расширение
— знаковое расширение
{[12:5],00}
{[12:5...
— объединение 8 бит инструкции с
     двумя нулевыми битами
— объединение 8 бит инструкции с...
3
3
2
2
32'd0
32'd0
out_o
out_o
32
32
SE
SE
+
+
[22:18]
[22:...
[17:13]
[17:...
[4:0]
[4:...
[27:23]
[27:...
[27:5]
[27...
[29:28]
[29:...
[30]
[30]
[31]
[31]
Instruction memory
Instruction memo...
32
32
RD
RD
RA
RA
PC
PC
clk_i
clk_i
rst_i
rst_i
32
32Text is not SVG - cannot display \ No newline at end of file