From 74172b78abbcf06c485b1c902662b0ebe6c4376a Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Fri, 3 May 2024 15:05:18 +0300 Subject: [PATCH] Update Multiplexors.md --- Basic Verilog structures/Multiplexors.md | 6 +++--- 1 file changed, 3 insertions(+), 3 deletions(-) diff --git a/Basic Verilog structures/Multiplexors.md b/Basic Verilog structures/Multiplexors.md index 8e138fd..19f03db 100644 --- a/Basic Verilog structures/Multiplexors.md +++ b/Basic Verilog structures/Multiplexors.md @@ -69,11 +69,11 @@ assign Y = S==1 ? D1 : D0; Мультиплексор можно описать в любом из этих блоков, разница будет лишь в том, к чему именно будет подключен выход мультиплексора: к проводу, регистру, или защелке. -При присваивании внутри блоков `always` используйте специальный оператор **неблокирующего присваивания** `<=`. Бывает еще оператор **блокирующего присваивания** `=`. Подробно о различиях этих операторов рассказано в [этом документе](Assignments.md). До его прочтения запомните: +В зависимости от вида `always`-блока используется один из двух видов присваиваний: **блокирующее присваивание** (`=`) и **неблокирующего присваивания** (`<=`). Подробно о различиях между присваиваниями рассказано в [этом документе](Assignments.md). До его прочтения запомните: -- внутри блока `always_ff` необходимо использовать оператор неблокирующего присваивания (`<=`); +- внутри блока `always_ff` и `always_latch` необходимо использовать оператор неблокирующего присваивания (`<=`); - внутри блока `always_comb` необходимо использовать оператор блокирующего присваивания (`=`). - +- --- > Остановитесь на выделенном выше фрагменте документа, пока полностью не разберете его. Без освоения всех описанных выше особенностей языка SystemVerilog вы столкнетесь в будущем с множеством ошибок.