MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-16 01:30:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Исправление пунктуационных и орфографических ошибок

Browse Source 
В основном вставка пропущенных запятых и удаление лишнего пробела из
союза "а также", но были и другие ошибки и опечатки.
This commit is contained in:
Andrei Solodovnikov
2024-01-11 11:44:44 +03:00
parent 80c4401bdd
commit 688ea46d68
35 changed files with 162 additions and 166 deletions
Download Patch File Download Diff File Expand all files Collapse all files

4
Vivado Basics/Elaboration failed.md
View File

@@ -1,6 +1,6 @@
# Инструкция по работе с ошибками элаборации
Итак, вы описали модуль на языке Verilog и хотите открыть логическую схему или запустить симуляцию, чтобы убедиться что описание верно.
Итак, вы описали модуль на языке Verilog и хотите открыть логическую схему или запустить симуляцию, чтобы убедиться, что описание верно.
Однако, в результате какого-то из этих действий появляется окно с сообщением о какой-то непонятной ошибке:
@@ -8,7 +8,7 @@
Ничего страшного — ошибки, это часть учебного и рабочего процесса.
Смело нажимаем `OK` не читая сообщения (и поступаем так же, с еще одним открывшимся окном).
Смело нажимаем `OK`, не читая сообщения (и поступаем так же, с еще одним открывшимся окном).
Мы собираемся получить информацию об ошибки из более подробного источника: вкладки `Tcl Console`.