diff --git a/.pic/Basic Verilog structures/modules/fig_00.jpg b/.pic/Basic Verilog structures/modules/fig_00.jpg
deleted file mode 100644
index 119ae02..0000000
Binary files a/.pic/Basic Verilog structures/modules/fig_00.jpg and /dev/null differ
diff --git a/.pic/Basic Verilog structures/modules/fig_00.svg b/.pic/Basic Verilog structures/modules/fig_00.svg
new file mode 100644
index 0000000..4c31b5d
--- /dev/null
+++ b/.pic/Basic Verilog structures/modules/fig_00.svg
@@ -0,0 +1,52 @@
+
+
\ No newline at end of file
diff --git a/Basic Verilog structures/Modules.md b/Basic Verilog structures/Modules.md
index 07b462c..1e5b0aa 100644
--- a/Basic Verilog structures/Modules.md
+++ b/Basic Verilog structures/Modules.md
@@ -2,7 +2,7 @@
Основой цифровых схем в SystemVerilog является модуль. Модуль — это блок SystemVerilog-кода, описывающий цифровую схему какого-то устройства, например пульта телевизора:
-
+
У пульта есть входные сигналы: кнопки, нажатие на которые сообщает о нашем намерении изменить громкость или переключить канал. Кроме того, есть выходной сигнал ИК-светодиода, по которому пульт отправляет информацию телевизору.