From 53d389977962bb4b641f091df50961ff0a2d2b31 Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Mon, 27 Nov 2023 12:06:39 +0300 Subject: [PATCH] =?UTF-8?q?=D0=9B=D0=A012.=20=D0=A3=D1=82=D0=BE=D1=87?= =?UTF-8?q?=D0=BD=D0=B5=D0=BD=D0=B8=D0=B5=20=D1=84=D0=BE=D1=80=D0=BC=D1=83?= =?UTF-8?q?=D0=BB=D0=B8=D1=80=D0=BE=D0=B2=D0=BA=D0=B8=20=D0=BD=D0=B0=D1=81?= =?UTF-8?q?=D1=87=D0=B5=D1=82=20=D0=BF=D0=B0=D0=BB=D0=B8=D1=82=D1=80=D1=8B?= =?UTF-8?q?=20=D1=86=D0=B2=D0=B5=D1=82=D0=BE=D0=B2?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Labs/12. Peripheral units/README.md | 3 +-- 1 file changed, 1 insertion(+), 2 deletions(-) diff --git a/Labs/12. Peripheral units/README.md b/Labs/12. Peripheral units/README.md index 4d2e780..3d1531e 100644 --- a/Labs/12. Peripheral units/README.md +++ b/Labs/12. Peripheral units/README.md @@ -645,7 +645,7 @@ _Рисунок 4. Карта памяти vga-модуля_ * нулевой символ первой строки — `0x0000_1050` * нижний правый символ — `0x0000_195F` -Цветовая схема каждой позиции состоит из двух цветов: цвета фона и цвета символа. Оба эти цвета выбираются из палитры на 16 цветов, сгруппированной по 8 парам. В каждой паре цвет на своей полной яркости, и половинной яркости. Один из цветов — черный, что на полной, что на половинной яркости он одинаковый. Ниже приведены коды цветов их rgb-значения: +Цветовая схема каждой позиции состоит из двух цветов: цвета фона и цвета символа. Оба эти цвета выбираются из палитры 8 цветов, каждый из которых содержит два оттенка: цвет на полной яркости и цвет на половинной яркости (см. рис. 5). Один из цветов — черный, оба его оттенка представляют собой один и тот же цвет. Ниже приведены коды цветов их rgb-значения: ![../../.pic/Labs/lab_12_periph/fig_05.png](../../.pic/Labs/lab_12_periph/fig_05.png) @@ -776,4 +776,3 @@ module vga_sb_ctrl ( * `addr_i[13:12] == 2'b00` — сигнал `write_enable_i` поступает на вход `char_map_we_i`, выход `char_map_rdata_o` записывается в выходной регистр `read_data_o`; * `addr_i[13:12] == 2'b01` — сигнал `write_enable_i` поступает на вход `col_map_we_i`, выход `col_map_rdata_o` записывается в выходной регистр `read_data_o`; * `addr_i[13:12] == 2'b10` — сигнал `write_enable_i` поступает на вход `char_tiff_we_i`, выход `char_tiff_rdata_o` записывается в выходной регистр `read_data_o`. -