Update readme

This commit is contained in:
Andrei Solodovnikov
2024-09-04 20:45:15 +03:00
parent ecd342b022
commit 4c7cbb82fa

View File

@@ -141,7 +141,7 @@
| Барков Евгений Сергеевич | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, тематике синтеза и констрейнов. | | Барков Евгений Сергеевич | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, тематике синтеза и констрейнов. |
| Булавин Никита Сергеевич | Отработка материалов, подготовка тестбенчей и модулей верхнего уровня для плат Nexys A7 для лабораторных работ. | | Булавин Никита Сергеевич | Отработка материалов, подготовка тестбенчей и модулей верхнего уровня для плат Nexys A7 для лабораторных работ. |
| Козин Алексей Александрович | Отработка материалов, подготовка обфусцированных модулей для лабораторных работ. | | Козин Алексей Александрович | Отработка материалов, подготовка обфусцированных модулей для лабораторных работ. |
| Коршунов Андрей Владимирович | Профессиональные консультации по темам проектирования синтеза цифровых схем, помощь в написании документа "Этапы реализации проекта в ПЛИС". | | Коршунов Андрей Владимирович | Профессиональные консультации по темам проектирования и синтеза цифровых схем |
| [Кулешов Владислав Константинович](https://t.me/SaintLiver) | Вычитка и исправление ошибок в методических материалах, сбор обратной связи от студентов. | | [Кулешов Владислав Константинович](https://t.me/SaintLiver) | Вычитка и исправление ошибок в методических материалах, сбор обратной связи от студентов. |
| Орлов Александр Николаевич | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, примерами программ иллюстрирующим особенности архитектуры. | | Орлов Александр Николаевич | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки, примерами программ иллюстрирующим особенности архитектуры. |
| Примаков Евгений Владимирович | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки и вопросам микроархитектуры. | | Примаков Евгений Владимирович | Профессиональные консультации по деталям языка SystemVerilog, спецификации RISC-V и RTL-разработки и вопросам микроархитектуры. |