MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-15 09:10:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

Исправление орфографической ошибки в слове шестнадцатеричная

Browse Source
This commit is contained in:
Andrei Solodovnikov
2024-02-03 23:15:30 +03:00
parent b05b649579
commit 4955cc840e
6 changed files with 13 additions and 13 deletions
Download Patch File Download Diff File Expand all files Collapse all files

12
Basic Verilog structures/Verilog syntax.md
View File

@@ -154,7 +154,7 @@ Verilog также поддерживает типы данных, которы
Между каждой из частей может стоять пробел, но не внутри любой из них.
Первая часть (константа размера) указывает точное число бит целочисленной константы. Для указания размера используется ненулевое положительное десятичное число. Например, для указания двух шестнадцатиричных цифр потребуется 8 бит, поскольку каждая шестнадцатиричная цифра занимает 4 бита.
Первая часть (константа размера) указывает точное число бит целочисленной константы. Для указания размера используется ненулевое положительное десятичное число. Например, для указания двух шестнадцатеричных цифр потребуется 8 бит, поскольку каждая шестнадцатеричная цифра занимает 4 бита.
Вторая часть, формат основания системы исчисления состоит из апострофа и нечувствительной к регистру букве, обозначающей основание системы исчисления, перед которой допустимо указать символ s(или S) для указания того, что число знаковое.
|Синтаксис|Описание |
@@ -162,13 +162,13 @@ Verilog также поддерживает типы данных, которы
|**'b** | Беззнаковое двоичное |
|**'o** | Беззнаковое восьмеричное |
|**'d** | Беззнаковое десятичное |
|**'h** | Беззнаковое шестнадцатиричное |
|**'h** | Беззнаковое шестнадцатеричное |
|**'sb** | Знаковое двоичное |
|**'so** | Знаковое восьмеричное |
|**'sd** | Знаковое десятичное |
|**'sh** | Знаковое шестнадцатиричное |
|**'sh** | Знаковое шестнадцатеричное |
Третья часть содержит беззнаковое число, записанное цифрами, разрешенными для данной системы исчисления. Шестнадцатиричные цифры a-f не чувствительны к регистру. Кроме того, в качестве цифры могут использоваться символы `x`, `z` и `?`(аналогичен `z`) для обозначения неопределенного/высокоимпендансного состояния соответствующих им бит.
Третья часть содержит беззнаковое число, записанное цифрами, разрешенными для данной системы исчисления. Шестнадцатеричные цифры a-f не чувствительны к регистру. Кроме того, в качестве цифры могут использоваться символы `x`, `z` и `?`(аналогичен `z`) для обозначения неопределенного/высокоимпендансного состояния соответствующих им бит.
Если размер беззнакового числа в третьей части меньше размера, указанного в первой части, это число дополняется слева нулями за исключением случаев, когда в старшем бите числа записано `x` или `z`, в этом случае, число дополняется слева `x` или `z` соответственно.
Если размер беззнакового числа в третьей части больше размера, указанного в первой части, это число обрезается слева.
@@ -181,9 +181,9 @@ Verilog также поддерживает типы данных, которы
|фрагмент кода|описание|
|-------------|--------|
|659 | знаковое десятичное число|
|'h 837FF | беззнаковое шестнадцатиричное число|
|'h 837FF | беззнаковое шестнадцатеричное число|
|'o7460 | беззнаковое восьмеричное число|
|4af | запрещенная запись (шестнадцатиричная запись возможна лишь с 'h)|
|4af | запрещенная запись (шестнадцатеричная запись возможна лишь с 'h)|
<br>
Пример 2 — Знаковые константы: