ЛР3. Обновление описания модулей

This commit is contained in:
Andrei Solodovnikov
2024-03-22 18:16:44 +03:00
committed by GitHub
parent e5cefc1097
commit 48f9c8e30c

View File

@@ -218,7 +218,7 @@ endmodule
### 1. Память инструкций
У данной памяти будет два порта:
У данного модуля будет два входных/выходных сигнала:
- 32-битный вход адреса
- 32-битный выход данных (асинхронное чтение)
@@ -240,7 +240,7 @@ mоdulе instr_mеm(
### 2. Память данных
У данной памяти будет 8 портов:
У данного модуля будет шесть входных/выходных сигналов:
- вход тактового синхроимпульса
- вход запроса на работу с памятью
@@ -269,7 +269,7 @@ mоdulе data_mеm(
### 3. Регистровый файл
У данного модуля будет 8 портов:
У данного модуля будет восемь входных/выходных сигналов:
- вход тактового синхроимпульса
- вход сигнала разрешения записи