MPSU/APS
1
0
Fork 0
mirror of https://github.com/MPSU/APS.git synced 2025-09-16 01:30:10 +00:00
Code Issues Packages Projects Releases Wiki Activity

fix lectures typos (#138)

Browse Source 
* Update 06. RISC-V architecture.md

* Update 02. Instruments.md

* Update 03. Digital arithmetics.md

* Update 04. Operations units.md

* Update 05. Sequencial logic.md

* Update 07. RISC-V programming.md

* Update 08. Singlecycle processor.md

* Update 09. Multicycle processor.md

* Update 10. Pipeline processor.md

* Update 11. Pipeline hazards.md

* Update Lectures/02. Instruments.md

* Update Lectures/04. Operations units.md

---------

Co-authored-by: Andrei Solodovnikov <VoultBoy@yandex.ru>
This commit is contained in:
A-re-s
2025-06-22 22:59:23 +03:00
committed by GitHub
parent f6a173aee5
commit 3feb6a8df0
9 changed files with 30 additions and 24 deletions
Download Patch File Download Diff File Expand all files Collapse all files

2
Lectures/08. Singlecycle processor.md
View File

@@ -12,7 +12,7 @@
Архитектура процессора определяет не только какими функциональными возможностями обладает процессор, но и каким именно образом кодируются инструкции в этой архитектуре.
В базовом наборе целочисленных инструкций RISC-V предусмотрено 6 форматов кодирования инструкций. Каким именно из этих форматов закодирована инструкция определяется полем opcode (код операции). Вспомогательными полями, определяющими команду являются funct3 и funct7. Поля rs1 и rs2 кодируют адреса операндов в регистровом файле. Поле rd кодирует адрес результата, сохраняемого в регистровый файл. Поле imm хранит в себе константу, непосредственный операнд. Соответствие opcode'ов операциям можно посмотреть в документации на RISC-V.
В базовом наборе целочисленных инструкций RISC-V предусмотрено 6 форматов кодирования инструкций. Каким именно из этих форматов закодирована инструкция определяется полем opcode (код операции). Вспомогательными полями, определяющими команду, являются funct3 и funct7. Поля rs1 и rs2 кодируют адреса операндов в регистровом файле. Поле rd кодирует адрес результата, сохраняемого в регистровый файл. Поле imm хранит в себе константу, непосредственный операнд. Соответствие opcode'ов операциям можно посмотреть в документации на RISC-V.
![../.pic/Lectures/08.%20Singlecycle%20processor/fig_01.png](../.pic/Lectures/08.%20Singlecycle%20processor/fig_01.png)