fix lectures typos (#138)

* Update 06. RISC-V architecture.md

* Update 02. Instruments.md

* Update 03. Digital arithmetics.md

* Update 04. Operations units.md

* Update 05. Sequencial logic.md

* Update 07. RISC-V programming.md

* Update 08. Singlecycle processor.md

* Update 09. Multicycle processor.md

* Update 10. Pipeline processor.md

* Update 11. Pipeline hazards.md

* Update Lectures/02. Instruments.md

* Update Lectures/04. Operations units.md

---------

Co-authored-by: Andrei Solodovnikov <VoultBoy@yandex.ru>
This commit is contained in:
A-re-s
2025-06-22 22:59:23 +03:00
committed by GitHub
parent f6a173aee5
commit 3feb6a8df0
9 changed files with 30 additions and 24 deletions

View File

@@ -6,7 +6,7 @@
![../.pic/Lectures/04.%20Operations%20units/fig_01.png](../.pic/Lectures/04.%20Operations%20units/fig_01.png)
Быстрой альтернативой, но требующей гораздо больших аппаратных затрат, является параллельные операционные устройства, высчитывающие сразу весь результат.
Быстрой альтернативой, но требующей гораздо больших аппаратных затрат, являются параллельные операционные устройства, высчитывающие сразу весь результат.
Например, параллельный умножитель *k*-разрядных чисел, потребует использования *k*-1 *k*-разрядных сумматора.
@@ -28,7 +28,7 @@
![../.pic/Lectures/04.%20Operations%20units/fig_06.png](../.pic/Lectures/04.%20Operations%20units/fig_06.png)
Альтернативой неидеального стандарта IEEE754, является, возможно, чуть менее неидеальный, появившейся относительно недавно, стандарт posit, в котором используется дополнительное поле режима, имеющего переменную длину.
Альтернативой неидеального стандарта IEEE754, является, возможно, чуть менее неидеальный, появившийся относительно недавно, стандарт posit, в котором используется дополнительное поле режима, имеющего переменную длину.
![../.pic/Lectures/04.%20Operations%20units/fig_07.png](../.pic/Lectures/04.%20Operations%20units/fig_07.png)