diff --git a/Labs/03. Register file and memory/README.md b/Labs/03. Register file and memory/README.md
index f631341..e7673ef 100644
--- a/Labs/03. Register file and memory/README.md	
+++ b/Labs/03. Register file and memory/README.md	
@@ -52,7 +52,7 @@
 
 ![../../.pic/Labs/lab_03_memory/fig_01.drawio.png](../../.pic/Labs/lab_03_memory/fig_01.drawio.png)
 
-*Рисунок 1. Примеры блоков ПЗУ и ОЗУ*
+*Рисунок 1. Примеры блоков ПЗУ и ОЗУ.*
 
 Кроме того, различают память с **синхронным** и **асинхронным** чтением. В первом случае, перед выходным сигналом шины данных ставится дополнительный регистр, в который по тактовому синхроимпульсу записываются запрашиваемые данные. Такой способ может очень сильно сократить **критический путь** цифровой схемы, но требует дополнительный такт на доступ в память. В свою очередь, асинхронное чтение позволяет получить данные, не дожидаясь очередного синхроимпульса, но такой способ увеличивает критический путь.
 
@@ -64,7 +64,7 @@
 
 ![../../.pic/Labs/lab_03_memory/fig_02.png](../../.pic/Labs/lab_03_memory/fig_02.png)
 
-*Рисунок 2. Структурная схема логического блока в ПЛИС*
+*Рисунок 2. Структурная схема логического блока в ПЛИС[[1]](https://en.wikipedia.org/wiki/Field-programmable_gate_array).*
 
 В логическом блоке есть **таблицы подстановки** (Look Up Table, LUT), которые представляют собой не что иное как память, которая переконфигурируется под нужды хранения, а не реализацию логики. Таким образом, трехвходовой LUT может выступать в роли восьмиразрядной памяти.
 
@@ -349,3 +349,7 @@ mоdulе rf_r𝚒sсv(
 5. Добавьте в проект модуль верхнего уровня ([nexys_rf_riscv.sv](board%20files/nexys_rf_riscv.sv)), соединяющий регистровый файл с периферией в ПЛИС. Описание модуля находится [здесь](board%20files)
 6. Подключите к проекту файл ограничений ([nexys_a7_100t.xdc](board%20files/nexys_a7_100t.xdc)), если тот еще не был подключен, либо замените его содержимое данными из файла к этой лабораторной работе.
 7. Проверьте работу регистрового файла в ПЛИС.
+
+## Источники
+
+1. [Field-programmable gate array](https://en.wikipedia.org/wiki/Field-programmable_gate_array)