Стилистические правки

Introduction/How FPGA works.md

@@ -83,7 +83,7 @@ _Рисунок 4. УГО логического вентиля **НЕ**._
 
 Особенностью современных интегральных схем является то, что они строятся на основе комплементарной (взаимодополняющей) пары транзисторов **P** и **N**-типа (**Комплементарная Металл-Оксид-Полупроводниковая**, **КМОП** логика). Для данного типа транзисторов оказалось эффективнее реализовать операции **И-НЕ** и **ИЛИ-НЕ**.
 
-С точки зрения построения цифровых схем МОП-транзисторы (**P**- и **N**-типа) можно воспринимать как выключатели, которые замыкают или размыкают связь между двумя выводами. Разница между **P**- и **N** типами заключается в состоянии, в котором транзистор "открыт" (вход и выход замкнуты) или "закрыт" (связь разорвана). _Рис. 5_ иллюстрирует данное различие.
+С точки зрения построения цифровых схем МОП-транзисторы (**P**- и **N**-типа) можно воспринимать как выключатели, которые замыкают или размыкают связь между двумя выводами. Разница между **P**- и **N** типами заключается в значении напряжения на управляющем входе, при котором транзистор "открыт" (вход и выход замкнуты) или "закрыт" (связь разорвана). _Рис. 5_ иллюстрирует данное различие.
 
 Вход и выход, между которыми образуется связь называются "**сток**" (**drain**, **d**) и "**исток**" (**source**, **s**), а управляющий вход — "**затвор**" (**gate**, **g**). Обратите внимание, что логический вентиль (**logic gate**) и затвор транзистора (просто **gate**) — это разные сущности!
 
@@ -127,7 +127,7 @@ _Рисунок 7. Схема логического вентиля **НЕ**, п
 
 _Рисунок 8. Обозначение Мультиплексора._
 
-Символ `/` на линии `sel` указывает на то, что этот сигнал шириной 6 бит.
+Символ `/` на линии `sel` указывает на то, что данный сигнал является многоразрядным, а число ниже указывает на то, что разрядность сигнала составляет 6 бит.
 
 Число входов мультиплексора может быть различным, но выход у него всегда один.
 
@@ -228,7 +228,7 @@ _Рисунок 16. Реализация полного однобитного
 _Рисунок 17. Схема логической ячейки[[2]](https://en.wikipedia.org/wiki/Field-programmable_gate_array)._
 
 Логический блок представляет собой цепочку операций: `логическая функция, реализованная через LUT -> арифметическая операция -> Запись в D-триггер`. Каждый из мультиплексоров определяет то, будет ли пропущен какой-либо из этих этапов.
-Таким образом, конфигурируя каждый логический блок, можно получить следующие вариации кусочка цифровой схемы:
+Таким образом, конфигурируя логический блок, можно получить следующие вариации кусочка цифровой схемы:
 
 1. Комбинационная схема (логическая функция, реализованная в LUT)
 2. Арифметическая операция