diff --git a/Labs/04. Primitive programmable device/README.md b/Labs/04. Primitive programmable device/README.md
index 8b33479..01632e9 100644
--- a/Labs/04. Primitive programmable device/README.md	
+++ b/Labs/04. Primitive programmable device/README.md	
@@ -344,7 +344,7 @@ endmodule
    1. В `Design Sources` проекта с предыдущих лаб, создайте `SystemVerilog`-файл `cybercobra.sv`.
    2. Опишите в нем модуль процессора с таким же именем и портами, как указано в [задании](#задание-по-реализации-процессора) (обратите внимание на регистр имени модуля).
       1. В первую очередь, необходимо создать счетчик команд и все вспомогательные провода. При создании, **следите за разрядностью**.
-      2. Затем, необходимо создать экземпляры модулей: памяти инструкции, АЛУ, регистрового файла и сумматора. При подключении сигналов сумматора, надо **обязательно** надо подать нулевое значение на входной бит переноса. Выходной бит переноса подключать не обязательно.
+      2. Затем, необходимо создать экземпляры модулей: памяти инструкции, АЛУ, регистрового файла и сумматора. При подключении сигналов сумматора, надо **обязательно** надо подать нулевое значение на входной бит переноса. Выходной бит переноса подключать не обязательно. Объекту памяти инструкций нужно дать имя `imem`.
       3. После этого, необходимо описать оставшуюся логику:
          1. Программного счетчика
          2. Сигнала управления мультиплексором, выбирающим слагаемое для программного счетчика