From 0c4ebfc8ca88263b87c30e42596a379630c501f7 Mon Sep 17 00:00:00 2001 From: markast555 Date: Sat, 15 Mar 2025 12:51:29 +0300 Subject: [PATCH] =?UTF-8?q?=D0=98=D1=81=D0=BF=D1=80=D0=B0=D0=B2=D0=BB?= =?UTF-8?q?=D0=B5=D0=BD=D0=B8=D0=B5=20=D0=BE=D0=BF=D0=B5=D1=87=D0=B0=D1=82?= =?UTF-8?q?=D0=BA=D0=B8=20(#104)?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Introduction/Sequential logic.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Introduction/Sequential logic.md b/Introduction/Sequential logic.md index 0c6bb5b..44fb0c5 100644 --- a/Introduction/Sequential logic.md +++ b/Introduction/Sequential logic.md @@ -134,7 +134,7 @@ _Рисунок 9. Пример нарушения временны́х пара На _рис. 9_ показано три различных исхода нарушения временных ограничений: 1. Выход триггера Q1 принял новое значение сигнала D, которое было установлено во временном промежутке Tsetup. -2. Выход триггера Q1 принял старое значение сигнала D, которое было установлено на входе до начала Tsetup. На следующем положительном фронте clk на входе D находится уже установившееся значение, которое без проблем записывается в триггер. +2. Выход триггера Q2 принял старое значение сигнала D, которое было установлено на входе до начала Tsetup. На следующем положительном фронте clk на входе D находится уже установившееся значение, которое без проблем записывается в триггер. 3. Перемена в уровне во время Tsetup привело к тому, что на триггер было подано напряжение, равное половине уровня логической единицы, и тот оказался в метастабильном состоянии. Спустя некоторое время, триггер оказался в одном из стабильном состояний, но в каком — никто заранее предсказать не может (заштрихованная область, где триггер принял значение либо 0, либо 1). На следующем положительном фронте clk на входе D находится уже установившееся значение, которое без проблем записывается в триггер. Нарушение по Tsetup обычно происходит, когда схема работает на частоте, не подходящей для имеющегося у схемы критического пути. Критический путь — это комбинационная часть цифровой схемы с наибольшей задержкой распространения сигнала. Время прохождения сигнала по этому пути характеризует минимально возможный период тактового сигнала и, соответственно, максимальную тактовую частоту работы всей схемы.